تحلیل و طراحی حلقه قفل فاز و پیاده سازی سنتزکننده سریع فرکانس در تکنولوژی cmos

با پیشرفت روزافزون مخابرات بی سیم در دو دهه اخیر، استفاده از سنتزکننده های سریع و باکیفیت، مورد توجه طراحان و محققان قرار گرفته است. سنتزکننده های فرکانسی اساساً بر مبنای حلقه های قفل فاز پیاده می شوند و به صورت کلی در دو دسته مود صحیح و مود کسری قرار می گیرند که تفاوت اصلی آنها در نحوه انجام تقسیم فرکانسی در مسیر فیدبک است. سنتزکننده های مود کسری به صورت ذاتی دارای سرعت بیشتری نسبت به سنتزکننده های مود صحیح هستند. به این ترتیب با توجه به اینکه افزایش سرعت سنتزکننده ها را می توان معادل افزایش سرعت حلقه قفل فاز در نظر گرفت در این رساله ابتدا یک ساختار جدید برای افزایش سرعت حلقه قفل فاز پیشنهاد می شود. در این ساختار از یک بلوک مقایسه گر باینری فرکانس به عنوان مدار کمکی استفاده می شود. سپس این ساختار سریع کهbbfc-cpll نامیده می شود در حوزه زمان تحلیل شده و طراحی حلقه قفل فاز بر اساس تحلیل ارائه شده انجام می گیرد. پس از تأیید عملکرد سریع این ساختار و بررسی چگونگی انتخاب بهینه پارامترها، از حلقه قفل فاز پیشنهادی در ساختار مود کسری استفاده می شود که امکان رسیدن به سرعت و رزولوشن فرکانسی بالاتر را فراهم می سازد. از آنجایی که تأثیر این ساختار پیشنهادی به صورت خاص بر روی زمان گذرای سیستم است بررسی وضعیت نویز فاز و شاخک آن به صورت بسیار منطبق بر ساختار مود کسری قابل طرح است. لذا در بخش دیگری از رساله به بررسی و مدل سازی نویز فاز و نویز شاخک در مود کسری به عنوان یکی از مهم ترین مسائل مطرح در این نوع از سنتزکننده ها پرداخته می شود که با توجه به توضیحات و شبیه سازی های ارائه شده قابل استفاده در تمام سنتزکننده های مبتنی بر ساختار مود کسری از جمله ساختار پیشنهادی در این رساله می باشد. هم چنین نتایج شبیه سازی های متناظر با سنتزکننده مود کسری معمولی و سنتزکننده پیشنهادی ارائه می شود. به منظور تأیید نتایج به دست آمده از شبیه سازها، نتایج تعدادی تست عملی انجام شده بر روی بُرد آزمایشگاهی adf7021 ارائه می گردد.